СиФО ВМ Л.Р. №3

Стракович Андрей Иванович

БГУИР, кафедра ЭВМ


а. 508-5

2026

ИСПОЛЬЗОВАНИЕ МОДУЛЕЙ ПАМЯТИ

SIFO LAB PRACTICUM PART 1 – Л.Р. 3

СТРУКТУРНАЯ СХЕМА



ЗАДАНИЕ

Разработать схему, включающую в себя буфер данных, модули ROM и RAM, подключенные к общей шине данных.

Прочитать N последовательных байт из RAM \ROM в буфер (заполнить буфер полностью). После ожидания пары тактов clk этот блок данных передается из буфера в RAM. Повторить данные действия для другого источника памяти.

- RAM -> буфер (N байт) - (подождать несколько тактов clk) -> RAM
- ROM -> буфер (N байт) - (подождать несколько тактов clk) -> RAM

СИГНАЛЫ В СХЕМЕ


ВХОДНЫЕ


- clk
- Address[] – Общая ША
- ROM_RAM – выбор источника
- Read – чтение из памяти
- Write – запись в RAM

ВЫХОДНЫЕ

- Data[7..0] – Общая ШД
- ROM_out[7..0]
- RAM_out[7..0]

ПРИМЕР


ША[ ]
ROM
Буфер
RAM
ШД[7..0]


Name
0 ps
40.0 ns
80.0 ns
120.0 ns
160.0 ns
200.0 ns
240.
0 ps
0
clk
1
rom_ram
2
address
1
2
3
12
13
14
11
read
12
write
13
data
00
04
05
06
00
04
05
06

ПРИМЕР

ram.hex

Addr	+0	+1	+2	+3	+4	+5	+6	+7
00	00	00	00	00	00	00	00	00
08	00	00	00	00	00	00	00	00
10	00	00	00	00	00	00	00	00
18	00	00	00	00	00	00	00	00
20	00	00	00	00	00	00	00	00
28	00	00	00	00	00	00	00	00
30	00	00	00	00	00	00	00	00
38	00	00	00	00	00	00	00	00
40	00	00	00	00	00	00	00	00
48	00	00	00	00	00	00	00	00
50	00	00	00	00	00	00	00	00
58	00	00	00	00	00	00	00	00
60	00	00	00	00	00	00	00	00
68	00	00	00	00	00	00	00	00
70	00	00	00	00	00	00	00	00
78	00	00	00	00	00	00	00	00

Simulation Report - |lab3|lpm_ram_io:inst1|altr...

- Simulation Report
  - Legal Notice
  - Flow Summary
  - Flow Settings
  - Simulator
    - Summary
    - Settings
    - Simulation Waveforms
    - Logical Memories
      - |lab3|lpm_rom0:inst|
      - |lab3|lpm_ram_io:ins
    - Simulation Coverage
    - INI Usage
    - Messages

|lab3|lpm_ram_io:inst1|altram:sram|altsyncram:ram_

Addr	+0	+1	+2	+3	+4	+5	+6	+7
00	00	00	00	00	00	00	00	00
08	00	00	00	00	00	00	00	00
10	00	00	04	05	06	00	00	00
18	00	00	00	00	00	00	00	00
20	00	00	00	00	00	00	00	00
28	00	00	00	00	00	00	00	00
30	00	00	00	00	00	00	00	00
38	00	00	00	00	00	00	00	00
40	00	00	00	00	00	00	00	00
48	00	00	00	00	00	00	00	00
50	00	00	00	00	00	00	00	00
58	00	00	00	00	00	00	00	00
60	00	00	00	00	00	00	00	00
68	00	00	00	00	00	00	00	00
70	00	00	00	00	00	00	00	00
78	00	00	00	00	00	00	00	00

ОБЯЗАТЕЛЬНЫЕ ТРЕБОВАНИЯ

- Вход clock на ROM и RAM обязательно разделять на inclock и outclock
- Чтение не должно начинаться с 0 адреса
- Запись не должна начинаться с 0 адреса
- Нулевую ячейку для каждой памяти проинициализировать – FF.
- Прочитанные данные из ROM и RAM должны отличаться между собой
- Вид шин (ША, ШД) на моделировании и дампы памяти привести к одному виду (DEC или HEX)


ОБЯЗАТЕЛЬНЫЕ ТРЕБОВАНИЯ


- Буфер делать только через регистры (например lpm_dff или другие)
- Нельзя читать\записывать в момент изменения адреса\данных
- В буфер записываются только нужные данные
- На ШД выдаются только нужные данные

Л.Р. НЕ ПРИНИМАЕТСЯ


- Работа схемы начата с 0ns
- Добавлены другие входные сигналы
- Не привязан файл инициализации памяти
- Чтение данных из ROM\RAM происходит до появления сигнала Read
- Запись данных в RAM происходит до появления сигнала Write
- Данные на шину поступают через мультиплексор
- Ожидание тактов clk сделано путем последовательного добавления регистров в буфере


ЧТЕНИЕ


lpm_ram_dq0
data[7..0]
wren
address[6..0]
inclock
INPUT
VCC
data[7..0]
w ren
address[6..0]
inclock
q[7..0]
OUTPUT
q[7..0]
inst


Name
Value at 0 ps
0 address H 12
8 inclock B 0
9 q H 00
0 ps
40.0 ns
80.0 ns
120.0 ns
160.0 ns
200.0 ns
12
13
14
12
00
04
06
04

ЗАПИСЬ


lpm_ram_dq0
data[7..0]
wren
address[6..0]
inclock
INPUT
VCC
data[7..0]
w ren
address[6..0]
inclock
q[7..0]
OUTPUT
q[7..0]
inst



Name
Value at 0 ps
0 address H 12
8 inclock B 0
9 data H 3D
18 wren B 0
19 q H 00
0 ps
40.0 ns
80.0 ns
120.0 ns
160.0 ns
200.0 ns
240.
12
13
14
12
3D
4D
5D
6D
00
3D
4D
06
5D

СИНХРОННЫЙ\АСИНХРОННЫЙ ВЫВОД


Table 3–1. lpm_rom Input Ports (User Guide)			
Name	**Required**	**Description**	**Comment**
address[]	Yes	Address input to the memory	Input port `LPM_WIDTHAD` wide.
inclock	No	Clock for input registers.	The `address[]` port is synchronous (registered) when `inclock` port is connected, and is asynchronous (unregistered) when the `inclock` port is not connected.
outclock	No	Clock for output registers.	Addressed memory `content-to-q[]` response is synchronous when `outclock` port is connected, and is asynchronous when it is not connected.
memenab	No	Memory enable input.	High = data output on `q[]`, Low = high-impedance outputs.


СИНХРОННЫЙ\АСИНХРОННЫЙ ВЫВОД

- Синхронный \ асинхронный вывод памяти (ROM или RAM) заключается в наличии \ отсутствии входа outclock у соответствующего модуля




ВЫБОР СИНХРОНИЗАЦИИ ПАМЯТИ






СИНХРОННЫЙ\АСИНХРОННЫЙ ВЫВОД




Синхронный вывод


Асинхронный вывод


СИНХРОННЫЙ\АСИНХРОННЫЙ ВЫВОД




НАСТРОЙКА СИНХРОСИГНАЛА








НЕОБХОДИМЫЕ ЭЛЕМЕНТЫ



Parameter	Value	Type
LPM_ADDRESS_CONTROL	REGISTERED	String
LPM_FILE	ram.hex	
LPM_INDATA	REGISTERED	String
LPM_NUMWORDS	128	
LPM_OUTDATA	UNREGISTERED	String
LPM_WIDTH	8	
LPM_WIDTHAD	7	


LPM_BUSTRI

- Двунаправленный буфер с тремя состояниями
- Примитивы TRI, которые управляют портами OUTPUT или BIDIR, имеют вход разрешения выхода (Output Enable), который переводит выход в высокоимпедансное состояние



№	Inputs		Bidirectional tridata[LPM_WIDTH-1..0]	Output result[LPM_WIDTH-1..0]
	enabledt	enabletr		
0	0	0	Z (input)	Z
1	0	1	Z (input)	tridata[LPM_WIDTH-1..0]
2	1	0	data[LPM_WIDTH-1..0]	Z
3	1	1	data[LPM_WIDTH-1..0]	data[LPM_WIDTH-1..0]

QUARTUS – ВИД ШИН



QUARTUS

- Увеличить время моделирования: Edit -> End Time…
- Кнопка “Generate Functional Simulation Netlist” нажимается 1 раз после каждой компиляции
- Создание символа: SIFO lab practicum part 1 (стр 16)
- Схему в виде блока пересохранять нужно только при изменении пинов

Горячие клавиши:

- Ctrl + Space - увеличить масштаб
- Ctrl + Shift + Space - уменьшить масштаб
- Ctrl + Alt + Space - полноэкранный режим